EASE提供对VHDL、Verilog、FPGA和ASIC的混合语言等电路设计输入最佳环境,当完成设计后,允许使用者自行选择自己喜欢,由EASE提供独立的合成与模拟工具。
在市场上,EASE提供最直觉的设计输入环境,而且不管是对初学者或进阶者,提供HDL设计所需的特性,可选择文字方式或图形方式进行设计,EASE会自动依你选择的编程语言将图形转换成对应的HDL语言。
/中文/
/中文/
/英文/
/中文/
/中文/
/中文/
/中文/
/中文/
/中文/
/英文/
225M/中文/8.4
56.0M/中文/6.6
157.2M/中文/9.8
100.8M/中文/5.3
26.9M/中文/7.1
94.8M/中文/6.4
700KB/中文/9.9